数字电路
硬件构成层次详解
| 层级 | 类别 | 核心构成 | 说明与功能 | 主要依赖 |
|---|---|---|---|---|
| 物理层 | 基础开关元件 | 晶体管 | 包括N型与P型MOSFET，是所有数字电路的物理基础，充当电压控制的电子开关。 | - |
| 逻辑层 | 基本逻辑单元 | 逻辑门 | 由晶体管构成，实现基本布尔运算（如与、或、非）。是构建所有复杂数字逻辑的基石。 | 晶体管 |
| 电路层 | 组合逻辑电路 | 多路选择器 (MUX) | 根据选择信号，从多个输入中选通一个输出。实现数据路由。 | 逻辑门 |
| 解码器 (Decoder) | 将编码的输入信号转换为多路输出中单一的有效信号。用于地址或指令译码。 | 逻辑门 | ||
| 加法器 (Adder) | 执行二进制加法运算的核心电路，是算术逻辑单元(ALU)的基础组件。 | 逻辑门 | ||
| 时序逻辑电路 | 锁存器 (Latch) | 电平触发的初级存储单元，是构成触发器的基础。 | 逻辑门 | |
| 触发器 (Flip-Flop) | 边沿触发的稳定存储单元，是构成寄存器的核心，用于同步时序。 | 锁存器 | ||
| 组件层 | 存储组件 | 寄存器 (Register) | 由多个触发器并行组成，用于高速暂存数据、地址或指令。 | 触发器 |
| 寄存器文件 (Register File) | 一组寄存器的集合，是CPU中最重要的通用高速存储单元。 | 寄存器、解码器 | ||
| 高速缓存 (Cache) | 由静态存储器(SRAM)单元构成，作为CPU与内存间的缓冲，大幅提升访问速度。 | 触发器 | ||
| 运算组件 | 算术逻辑单元 (ALU) | CPU的核心运算器，由加法器、移位器、逻辑运算器等组合电路构成。 | 加法器、多路选择器 | |
| 移位器 (Shifter) | 执行数据位左移、右移或循环移位的专用电路。 | 多路选择器 | ||
| 地址生成单元 (AGU) | 专门负责计算有效内存地址的组件。 | 加法器、寄存器 | ||
| 控制组件 | 程序计数器 (PC) | 一个特殊的寄存器，存放下一条待执行指令的内存地址。 | 寄存器、加法器 | |
| 指令解码器 (Instruction Decoder) | 组合逻辑电路，将机器指令翻译成控制CPU各部件工作的微操作信号。 | 解码器、逻辑门 | ||
| 状态寄存器 (Status Register) | 记录ALU上一次操作结果的状态（如零标志、进位标志）。 | 触发器、ALU | ||
| 微程序控制器 (Microcode Unit) | 复杂CISC架构中的核心控制器，通过执行微指令来控制数据通路。 | 状态机、存储器 | ||
| 系统层 | 核心单元 | 控制单元 (CU) | 由状态机、指令解码器等组成，是CPU的指挥中心，负责产生所有控制信号。 | 状态寄存器、指令解码器 |
| 数据通路 (Datapath) | 由寄存器文件、ALU、内部总线等组成，在CU控制下执行数据的传输和处理。 | ALU、寄存器文件、多路选择器 | ||
| 总线接口单元 (BIU) | 管理CPU与外部（内存、I/O）的所有通信。 | 地址生成单元、寄存器 | ||
| 流水线寄存器 (Pipeline Registers) | 在流水线各级之间暂存中间结果的专用寄存器组，确保指令分阶段正确执行。 | 触发器 | ||
| 完整系统 | 中央处理器 (CPU) | 由控制单元(CU)、数据通路(Datapath)和总线接口单元(BIU)等集成构成的完整执行核心。 | 所有上述组件 |
中央处理器（CPU）的内部层次结构
CPU通过执行指令流来工作，其内部结构遵循一个从简单到复杂的精密层次模型。
一、 基础：晶体管
所有复杂功能的物理基石是晶体管，一个微观的电压控制开关。数十亿个晶体管通过导通（开，代表1）或关断（关，代表0）的状态变化，来表达和处理二进制信息。
二、 构建：逻辑门
晶体管以特定模式组合，构成实现基本逻辑功能的逻辑门，例如与门（AND）、或门（OR）、非门（NOT）。这些门电路是构建更复杂功能的“积木”。
三、 核心电路结构：组合电路与时序电路
逻辑门进一步互联，形成两类功能迥异但相辅相成的电路：
-
组合电路
- 特性：输出仅由当前输入决定，不具备记忆功能。输入变化，输出随之变化。
- 角色：负责执行动作和数据转换。
- 示例：
- 算术逻辑单元（ALU）：接收两个操作数和操作码，输出计算结果。
- 多路选择器（MUX）：根据选择信号，从多个数据源中选取一个输出。
- 指令解码器：将二进制指令代码转换为一系列控制信号。
-
时序电路
- 特性：输出由当前输入和电路当前状态共同决定，具备记忆功能。其状态通过触发器来存储。
- 角色：负责保持状态和同步操作。
- 示例：
- 寄存器：由一组触发器构成，用于临时存储数据或地址。程序计数器（PC） 就是一个存储下一条指令地址的特殊寄存器。
- 状态寄存器：存储ALU操作后的结果状态（如零标志、进位标志）。
- 控制单元（CU）的状态机：记录当前指令执行到了哪个阶段。
四、 同步与节奏：时钟信号
时钟信号是一个周期性振荡的方波，充当整个CPU的节拍器和同步信号源。
- 直接作用对象：时钟信号直接控制所有时序电路。它规定时序电路只能在每个时钟周期的特定边沿（如上升沿）时刻，才根据其输入更新内部状态。
- 间接约束对象：时钟信号间接为组合电路设定了性能边界。任何组合逻辑从输入稳定到输出稳定的最大延迟必须小于一个时钟周期，以确保当时钟边沿到来时，其输出值已是有效且稳定的，可供时序电路可靠捕获。
五、 系统集成：功能单元与完整CPU
前述基础电路被组织成宏大的功能单元：
- 存储单元：如寄存器文件，由时序电路构建。
- 计算单元：如ALU，由组合电路构建。
- 控制单元（CU）：作为CPU的指挥中心，其核心是一个时序电路（状态机），它根据指令解码器（一个组合电路）的输出来产生控制整个数据通路的各种信号。
- 数据通路：包含内部总线和多路选择器等，在CU的控制下，在各功能单元之间传输和路由数据。
最终，所有这些单元由一个全局时钟网络驱动并协同工作，通过精密的物理互联，集成为一个能够自动执行程序的完整CPU。
总结
- 物理层：晶体管构成开关。
- 逻辑层：晶体管组合成逻辑门。
- 电路层：逻辑门互联成组合电路（执行/运算）与时序电路（存储/状态）。
- 组件层：组合与时序电路构成功能单元（ALU、寄存器、CU等）。
- 系统层：所有功能单元在时钟信号的同步下互联 -> 完整的CPU。